Виробник TSMC впровадить 2-нм техпроцес виробництва процесорів через 5-6 років. Залишилося тільки придумати, як упакувати таку величезну кількість транзисторів на одній пластині.

На нещодавній конференції IEDM виробник TSMC заявив про розробку чипів, що мають 1 трлн транзисторів. Розташувати таку величезну кількість транзисторів на кремнієвій пластині вдасться завдяки 3D-упаковці, передає Toms hardware.

TSMC також працює над створенням чипів із 200 млрд транзисторів на одній пластині кремнію. Для досягнення цієї мети компанія розробляє виробничі вузли 2-нм класу — N2 і N2P, — а також впроваджує техпроцеси 1,4-нм класу A14 і 1-нм класу A10. Терміни, намічені виробником, — 2030 рік.

Крім того, TSMC прогнозує розвиток технологій CoWoS, InFO, SoIC тощо, що дасть їй змогу створювати багаточіплетні рішення, що містять понад 1 трлн транзисторів, теж до 2030 року.

Розвиток передових технологічних процесів дещо сповільнився в останні роки, оскільки виробники мікросхем стикаються з технологічними та фінансовими проблемами. Однак у TSMC впевнені, що зможуть поліпшити свої виробничі вузли з погляду продуктивності, потужності та щільності розміщення транзисторів у найближчі 5 або 6 років.

Поки що найскладнішим монолітним процесором з 80 млрд транзисторів, з представлених на ринку, є Nvidia GH100. У TSMC сподіваються перевершити конкурентів, незважаючи на те, що створення таких чіпів стає дедалі складнішим і дорожчим.

«Тренд до збільшення кількості транзисторів триматиметься, і за кілька років ми побачимо багаточіптові рішення, які складатимуться з понад трильйона транзисторів», — ідеться в матеріалі.

Клієнти TSMC повинні робити ставку на вдосконалення технологій упаковки, вважає виробник. Працюючи спільно, вони зможуть досягти бажаних цілей і збільшити щільність розміщення транзисторів, що, безсумнівно, позитивно позначиться на обчислювальних потужностях пристроїв.

Источник: focus.ua